Използвайки набор от мрежи за заключване / нулиране, става възможно да се позволи на логиката да се движи в последователност напред, като се включи даден набор от изходи HIGH, в отговор на променлив входящ часовник. И след достигане на максималната граница, входните часовници започват да се изключват или да изтеглят последователността в обратен ред.

По този начин последователността нагоре надолу се контролира чрез единичен осцилиращ входен тактов сигнал.

Процесът може да бъде обяснен както следва:

В отговор на приложен превключващ часовник веригата започва да добавя HIGH логики на изходите в нарастваща последователност и след като се достигне максималната граница, тя започва да изважда HIGH от изхода, като ги прави LOW в обратната последователност, в отговор на приложената тактови сигнали.

Тук са показани само 4 изхода от IC 4043 има само 4 двойки ключалки за настройка / нулиране , въпреки това броят може да бъде увеличен чрез каскадиране на IC 4017 и чрез добавяне на още 4043 IC със съществуващия. Това ще ни позволи да получим 8 зададени / нулирани последователности от числа или 8 двойки изходи нагоре / надолу.

Приложение

Тази схема може да бъде много полезна за контролиране на даден параметър, така че всяко по-нататъшно увеличаване на параметъра да бъде блокирано веднага щом максималният лимит бъде надвишен и обратно, процесът се възстановява и инициира, когато ограничението се върне в диапазона.

Например може да се прилага в малки асансьори, за да се позволи на само 3 души да влязат вътре в асансьора, след като тази граница надвиши, асансьорът няма право да стартира, но след като лимитът бъде възстановен, асансьорът може да се движи.

Верига на контролера за последователност НАГОРЕ НАДОЛУ

Как работи този секвенсор НАГОРЕ / НАДОЛУ

Тази схема първоначално е създадена, за да стартира последователно захранвания и впоследствие да ги изключи за втори път в обратната последователност. Тази функция често може да бъде полезна за работа с оборудване и вериги, където трябва да се използва захранването и да се извежда в определен ред.

Основната секция на веригата е десетилетният брояч за работа IC 4017 CMOS. Изходите Q1 до Q4 са свикнали да установяват последователно ключалки от порядъка на 1-2-3-4, след което броенето се спира. Натискането на превключвателя S1 позволява продължаване на отброяването и сега изходите на брояча Q5 до Q8 се прилагат за нулиране на ключалките в обратната последователност, което означава в реда 4-3-2-1. Последният изход, Q9, се използва за спиране на брояча.

Веднага щом захранването бъде включено, C2 и R2 първо превръщат брояча в положение за нулиране. След като захранващото напрежение стане стабилно, сигналът за нулиране в крайна сметка отива ниско, позволявайки на 4017 да започне отброяването на тактовия сигнал от 1 Hz, който се получава чрез осцилатор, съставен от IC1d, R3 и C3.

“диаграма на еднополюсно двойно хвърляне ”

The изходни щифтове на IC 4017 се задействат последователно с всеки нарастващ ръб на тактовия импулс. Въпреки това, тъй като следващият тактов импулс пристига, последният изход се изключва.

Резетата в четириядрената RS-ключалка тип 4043 позволяват изходите да останат активирани. IC2 престава да отчита при Q4 поради IC1b, който премахва сигнала за активиране на часовника на щифт 13 през IC1a.

За да позволи на 4017 да продължи да брои и следователно да изключи изходите, S1 трябва да бъде натиснат, което възстановява активирането на часовника на щифт 13.

Изходите на брояча Q5 до Q8 са прикрепени към входовете за нулиране на ключалките, така че докато последователността на IC2 се движи надолу, ключалките се нулират в обратна посока. Процесът на броене в крайна сметка се прекратява при Q9 от IC lc, което отново отнема сигнала за активиране на часовника.
На входовете за „нулиране“ на резето се използват високоефективни резистори за изтегляне с нисък ток (R4-R7), за да се избегнат неопределени ситуации на стартиране.