Въведение в специфичната за приложение интегрална схема (ASIC)

В ежедневния си живот срещаме различни видове електронни джаджи. Една от технологиите, породили революция в производството на електроника, е „ Интегрална схема “. Тази технология намали размера на електронните продукти, като увеличи плътността на логически порти на чип. Днес имаме различни видове и конфигурации на IC. Докато наблюдаваме наоколо, откриваме, че някои интегрални схеми могат да се използват само за едно конкретно приложение, докато някои интегрални схеми могат да бъдат препрограмирани и използвани за различни приложения. Този тип интегрални схеми се наричат ​​ASIC. Но как се различават? Как е възможно да ги препрограмирате? Защо някои интегрални схеми не могат да бъдат препрограмирани? Насочете се, за да намерите отговори на тези въпроси.

Какво е ASIC (специфична за приложение интегрална схема)?

Пълната форма на ASIC е Интегрална схема, специфична за приложението. Тези схеми са специфични за приложението, т.е. специално изработени интегрални схеми за конкретно приложение. Те обикновено се проектират от коренно ниво въз основа на изискванията на конкретното приложение. Някои от основните примери за специфични интегрални схеми са чипове, използвани в играчки, чип, използван за свързване на памет и микропроцесор и т.н. ... Тези чипове могат да се използват само за едно приложение, за което са предназначени. Предполага се, че тези видове интегрални схеми се предпочитат само за онези продукти, които имат голям производствен цикъл. Тъй като ASIC са проектирани от първоначалното ниво, те имат висока цена и се препоръчват само за големи обеми производство.

Основното предимство на ASIC е намаленият размер на чипа, тъй като голям брой функционални единици на веригата са изградени върху един чип. Съвременният ASIC обикновено включва 32-битов микропроцесор , блокове памет, мрежови схеми и т.н ... Такъв тип ASIC е известен като Система на чип . С развитието на производствените технологии и увеличените изследвания в методите за проектиране се разработват ASIC с различни нива на персонализиране.

Видове ASIC

ASIC се категоризират въз основа на размера на персонализирането, което програмистът има право да прави на чип.

Видове ASIC

Пълен потребителски

При този тип дизайн всички логически клетки са пригодени за конкретно приложение, т.е. дизайнерът трябва специално да направи логическите клетки за веригите. Всички слоеве маска за взаимно свързване са персонализирани. Така че програмистът не може да променя взаимовръзките на чипа и докато програмира, той трябва да е наясно с оформлението на веригата.

Един от най-добрите примери за пълен потребителски ASIC е микропроцесор. Този тип персонализация позволява на дизайнерите да изграждат различни аналогови схеми, оптимизирани клетки на паметта или механични структури на една интегрална схема. Този ASIC е скъп и отнема много време за производство и проектиране. Времето, необходимо за проектиране на тези интегрални схеми, е около осем седмици.

Те обикновено са предназначени за приложения на високо ниво. Максимална производителност, минимизирана площ и най-висока степен на гъвкавост са основните характеристики на Пълния персонализиран дизайн. В крайна сметка рискът е висок в дизайна, тъй като използваните логически клетки, резистори и т.н. ... не са предварително тествани.

Полу-по поръчка

При този тип дизайн логическите клетки се вземат от стандартните библиотеки, т.е. те не са ръчно изработени, както при Пълен дизайн по поръчка. Някои маски са персонализирани, докато някои са взети от предварително проектираната библиотека. Въз основа на типа логически клетки, взети от библиотеката, и количеството персонализиране, разрешено за взаимно свързване, тези ASIC са разделени на два типа - стандартни ASIC, базирани на клетки и ASIC, базирани на Gate Array.

1). Стандартна ASIC, базирана на клетки

За да ги познаем първо, нека да разберем какво означава стандартна библиотека от клетки. Някои от логическите клетки като И порти, ИЛИ порти , мултиплексори, джапанки са предварително проектирани от дизайнери, използващи различни конфигурации, стандартизирани и съхранявани под формата на библиотека. Тази колекция е известна като стандартна клетъчна библиотека.

Стандартна ASIC, базирана на клетки

В стандартните базирани на клетки се използват ASIC логически клетки от тези стандартни библиотеки. На чипа ASIC стандартната клетка или гъвкавият блок се състоят от стандартни клетки, подредени под формата на редове. Заедно с тези гъвкави блокове в чипа се използват мега клетки като микроконтролери или дори микропроцесори. Тези мега клетки са известни още като мега функции, макроси на системно ниво, фиксирани блокове, функционални стандартни блокове.

Горната фигура представлява стандартна ASIC клетка с една стандартна площ на клетката и четири фиксирани блока. Маскираните слоеве са персонализирани. Тук дизайнерът може да постави стандартни клетки навсякъде на матрицата. Те са известни още като C-BIC.

2). ASIC, базиран на Gate Array

Този тип полу-персонализирани ASIC са предварително дефинирани транзистори върху силиконовата пластина, т.е. дизайнерът не може да промени разположението на транзисторите, присъстващи на матрицата. Базовият масив е предварително дефинираният модел на масива на портата, а основната клетка е най-малката повтаряща се клетка на базовия масив.

Дизайнерът носи отговорност само да промени взаимовръзката между транзисторите, като използва първите няколко метални слоя на матрицата. Дизайнерът избира от библиотеката на масива на портата. Те често се наричат ​​Masked Gate Array. ASIC, базирани на Gate Array, са три вида. Те са канализиран Gate Array, Channel less gate array и структуриран масив от порта.

а) .Канелиран масив на порта

В този тип масив на порта, пространството за окабеляване е оставено между редовете транзистори. Те са подобни на CBIC, тъй като остава място за взаимно свързване между блоковете, но в каналираните редове от масиви на порта са фиксирани по височина, докато в CBIC това пространство може да се регулира.

Канализиран портален масив

Някои от основните характеристики на този масив от порта са - този масив от порта използва предварително определени интервали между редовете за взаимно свързване. Времето за производство е от два дни до две седмици.

б). Масив на по-малко канал

Не остава свободно място за маршрутизиране между редове клетки, както се вижда в канализирания масив на порта. Тук маршрутизирането се извършва отгоре на клетките на масива на портата, тъй като можем да персонализираме връзката между метала 1 и транзисторите. За маршрутизиране оставяме транзисторите, лежащи по пътя на маршрута, неизползвани. Времето за производство е около две седмици.

Масив на по-малко канал

° С). Структуриран масив от порти

Този тип масив на порта има вграден блок заедно с редове от масив на порта, както се вижда по-горе. Структурираният портален масив има по-висока ефективност на площта от CBIC. Подобно на Masked gate array, те имат по-ниска цена и по-бърз оборот. Тук фиксираният размер на вградената функция създава ограничение за структурирания масив от порти. Например, дали този масив на порта съдържа зона, запазена за 32k битов контролер, но ако в дадено приложение ние изискваме само площ за 16k битов контролер, останалата площ се губи. всички имат персонализирана връзка.

Структуриран масив от порти

Програмируем ASIC

Има два вида програмируеми ASIC. Те са PLD и FPGA

PLD (програмируеми логически устройства)

Това са стандартните клетки, които са лесно достъпни. Можем да програмираме PLD за персонализиране на част от приложението, така че те се считат за ASIC. Можем да използваме различни методи и софтуер за програмиране на PLD. Те съдържат редовна матрица от логически клетки, обикновено програмируеми логически масиви, заедно с джапанки или резета. Тук междусистемните връзки присъстват като един голям блок.
PROM е често срещан пример за този IC. EPROM използва MOS транзистори като взаимно свързване, така че чрез прилагане на високо напрежение можем да го програмираме. PLD нямат персонализирани логически клетки или взаимно свързване. Те имат бърз дизайн.

Програмируеми логически устройства

FPGA (полеви програмируем портален масив)

Където PLD имат програмируема логика на масива като логически клетки FPGA има подреждане, подобно на масив на порта. PLD са по-малки и по-малко сложни от FPGA. Поради своята гъвкавост и характеристики, FPGA заменя TTL в микроелектронни системи. Обратният дизайн е само няколко часа.

Програмируем масив на порта

Ядрото се състои от програмируеми основни логически клетки, които могат да изпълняват и двете комбинационен и последователна логика . Можем да програмираме логически клетки и да се свързваме с помощта на някои методи. Основните логически клетки са заобиколени от матрицата на програмируеми връзки, а ядрото е заобиколено от програмируеми I / O клетки.

FPGA обикновено се състои от конфигурируеми логически блокове, конфигурируеми I / O блокове, програмируеми връзки, тактова схема, ALU, памет, декодери.

Видяхме различните видове ASIC на разположение. Сега нека разберем кога всички тези персонализации и взаимни връзки се извършват по време на производството.

Специфичен за приложение интегрална схема (ASIC) Дизайн поток

Проектирането на ASIC се извършва поетапно. Този ред на стъпки е известен като ASIC Дизайн Поток. Стъпките на проектния поток са дадени в диаграмата по-долу.

ASIC Design Flow

Вписване в проекта: На тази стъпка микроархитектурата на дизайна се изпълнява с помощта на езици за хардуерно описание като VHDL, Verilog и System Verilog.
Логически синтез: На тази стъпка се изготвя мрежов списък с логически клетки, които да се използват, видове взаимовръзки и всички други части, необходими за приложението, с помощта на HDL.
Разделяне на системата: На тази стъпка разделяме матрицата с големи размери на парчета с размер ASIC.
Симулация преди оформление: На тази стъпка се прави симулационен тест, за да се провери дали дизайнът съдържа грешки.
Етажно планиране: На тази стъпка на чипа се подреждат блокове от netlist.
Поставяне: На тази стъпка се определя местоположението на клетките в блока.
Маршрут: На тази стъпка се изтеглят връзки между блокове и клетки. Извличане: На тази стъпка ние определяме електрическите свойства като стойността на съпротивлението и стойността на капацитета на междусистемната връзка.
Симулация след оформление: Преди представянето на модела за производство тази симулация се прави, за да се провери дали системата функционира правилно, заедно с товар от взаимно свързване.

Примери за ASIC

След като познавахме различните характеристики на ASIC, нека сега видим някои примери за ASIC.
Стандартна ASIC базирана на клетки: LCB 300k, 500k от LSI Logic Company, SIG1, 2, 3 семейства от ABB Hafo Inc., GCS90K от GCS Plessey.
Продукти на Gate Array: AUA20K от Harris Semiconductor, SCX6Bxx от National Semiconductors, TGC / TEC семейства от Texas Instruments.
PLD продукти: Семейство PAL на Advanced Micro Devices, семейство GAL от Philips Semiconductors, XC7300 и EPLD от XILINX.
Продукти с FPGA: XC2000, XC3000, XC4000, XC5000 серия от XILINX, pASIC1 на QuickLogic, MAX5000 от Altera.

Приложения на ASIC

Уникалността на ASIC революционизира начина на производство на електрониката. Те намаляват размерите на матрицата, като същевременно увеличават плътността на логически порти на чип. ASIC обикновено се предпочитат за приложения на високо ниво. ASIC чипът се използва като IP ядра за сателити, производство на ROM, Микроконтролер и различни видове приложения в медицинския и изследователския сектор. Едно от популярните приложения на ASIC е BITCOIN MINER.

Bitcoin Miner

Копаенето на криптовалута изисква по-голяма мощност и високоскоростен хардуер. Процесорът с общо предназначение не може да осигури такъв по-висок изчислителен капацитет при висока скорост. ASIC биткойн миньорите са чипове, вградени в специално проектирани дънни платки и захранвания , изградени в една единица. Това е нарочно проектиран хардуер чак до нивото на чипа за добив на биткойн. Тези единици могат да изпълняват алгоритъма само на една криптовалута. За различен тип криптовалута вероятно се изисква друг майнер.

Предимства и недостатъци на ASIC

The предимства на ASIC включват следното.

• • Малкият размер на ASIC го прави голям избор за сложни по-големи системи.

• • Тъй като голям брой схеми, изградени върху един чип, това причинява високоскоростни приложения.

• • ASIC има ниска консумация на енергия.

• • Тъй като те са системата на чипа, веригите са налице една до друга. И така, за свързване на различни вериги е необходимо много минимално маршрутизиране.
  • ASIC няма проблеми със синхронизирането и конфигурацията на постпродукцията.

The недостатъци на ASIC включват следното.

• • Тъй като това са персонализирани чипове, те осигуряват ниска гъвкавост за програмиране.

• • Тъй като тези чипове трябва да бъдат проектирани от основното ниво, те са с висока цена на единица.
  • ASIC имат по-голямо време за пазарен марж.

ASIC срещу FPGA

Разликата между ASIC и FPGA включва следното.

По този начин това е всичко за преглед на Интегрална схема, специфична за приложението . Изобретяването на ASIC предизвика огромна промяна в начина на използване на електрониката. Използваме ASIC в ежедневието си под формата на различни приложения. С кои приложения на ASIC сте попадали? С какъв тип ASIC сте работили?